PATENT ABSTRACTS OF JAPAN

(11)Publication number:

64-084297

(43) Date of publication of application: 29.03.1989

(51)Int.CI.

G09G 3/20

G09F 9/30

(21)Application number : 62-243197 (71)Applicant : TOSHIBA CORP

(22) Date of filing:

28.09.1987 (72)Inventor: KAJIMURA MOTOJI

KASAHARA KOICHI

(54) **DISPLAY DEVICE**

(57)Abstract:

PURPOSE: To reduce the number of external connection terminals of signal electrode lines by dividing a plurality of signal electrode lines into a plurality of sets and supplying signals corresponding to respective signal electrode lines to each set in time division.

CONSTITUTION: Signal electrode lines Y1Y2...Ym to which display signals are inputted are provided in the longitudinal direction on a substrate 2 of a liquid crystal display device 1 and divided into a plurality of sets by three through demultiplexers T1 to T1 consisting of thin film transistors(TFT). At least a signal transmission means is provided which supplies signals corresponding to signal electrode lines Y1 to Ym to each set in time division. Thusthe number of external connection terminals Z1 to Z1 of a plurality of signal electrode lines Y1 to Ym is reducedand driving operations of prescribed display electrodes in parts where a plurality of signal electrode lines Y1 to Ym and a plurality of scanning electrode

lines Xi to Xn cross each other are stabilized.

⑲日本国特許庁(JP)

⑩特許出願公開

³ 公 開 特 許 公 報 (A)

昭64-84297

(a) Int Cl. 4 G (19 G 3

識別記号

庁内整理番号

每公開 昭和64年(1989)3月29日

G 09 G 3/20 G 09 F 9/30

3 3 8

7335-5C 7335-5C

審査請求 未請求 発明の数 1 (全7頁)

⑤発明の名称 表示装置

②特 顋 昭62-243197

塑出 願 昭62(1987)9月28日

©発明者 梶村 元二 ©発明者 笠原 幸 — 神奈川県川崎市幸区堀川町72 株式会社東芝堀川町工場内 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横浜

事業所内

①出 願 人 株 式 会 社 東 芝 ②代 理 人 弁理士 須山 佐一

神奈川県川崎市幸区堀川町72番地

明報

1. 発明の名称 表示装置

2.特許請求の範囲

- (1)複数の定変電極線と複数の信号電極線とが 交差するように配置された表示装置において、前 記複数の信号電極線が複数組に組分けされ、各組 に、前記各信号電極線に対応する信号を時分割的 に供給する信号伝達手段が少なくとも設けられて いることを特徴とする表示装置。
- (2) 前記信号伝達手段は、薄膜トランジスタで 補成されたデマルチプレクサであることを特徴と する特許請求の範囲第1項記載の表示装置。
- (3) 前記各デマルチプレクサは、 1個の外部接続電子に接続された入力部と、前記各組の信号電極線の本数に対応し、それぞれが所定の信号電極線に接続された出力部と、前記各組の信号電極線の本数に対応し、それぞれが所定の制御線に接続された制御部とを有し、前記デマルチプレクサは、前記制御線からの信号により前記入力部に与え

れる信号を前配所定の信号電極線に出力すること を特徴とする特許請求の範囲第2項記載の表示装 置。

- (4) 前記各デマルチプレクサは、前記信号電極線を1本おきに選択した組とされ、デマルチプレクサが前記信号電極線の両端部に分配して対向配置されていることを特徴とする特許請求の範囲第2項記載の表示装置。
- (5) 前記複数の走査電極線と前記複数の信号電極線とが交差する位置に薄膜トランジスタからなるスイッチング第子を介して、表示電極が配置されていることを特徴とする特許請求の範囲第2項記載の表示装置。
- (6) 前記各デマルチプレクサは、前記薄膜トランジスタが配置された基板と同一基板に形成されていることを特徴とする特許請求の範囲第5項記載の表示装置。
- 3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

特開昭64-84297(2)

本乳明は、マトリクス型の表示装置に関し、 特に信号電極線の外部接続端子数を低減した表示 装置に関する。

(従来の技術)

従来から、電子機器等において、文字、図形 等を表示させるものでは、マトリクス型の表示装 置が用いられている。

上述したマトリクス型の表示変置、例えばアクス型の表示変置、例えばアクス型表示変置では、複数のた複数ではなって、これと交差するように配置された複数の信号電極線に接続された表示電極を有して信号電極線に接続された表示電極をが配置されるとともに、表示電極と共通電極間に来流域体が設けられている。表示媒体としては、液晶、エレクトロルミネッセント物質等が利用される。

このような表示装置では、定査電極線に順次選択信号が与えられ、これと同期して複数の信号電極線に表示信号が入力されることにより、選択された定査電極線上の複数のスイッチング素子が導

子との接続作業が困難となってしまうという不都

このような不都合を解決するものとして、表示装置の基板上に駆動回路群を組込む方法がある。

合を生じる。

この方法は、集積回路素子を直接表示装置の基板上に配設したり、あるいは浮膜トランジスタ (以下、単にTFT という)で駆動回路を構成し、 同じく表示装置の基板上に配置するというもので ある

しかしながら、集積回路累子を直接表示装置の基板上に配設する方法では、集積回路累子のための配線網が必要となり、複雑化する。またこれらのスペースのために基板が大形化し、製造において多数個取りをする際には一度に得られる基板の数が減る。またTFTで駆動回路を構成し表示装置の基板上に配置するものでは、例えばアモルファスシリコンでTFTを構成した場合には、TFTの周波数応答の点から高速動作ができず、実用的ではない。

また、TFT で駆動回路の一部を構成するととも

通状態となり、これらのスイッチング案子を介し て所定の表示信号が表示電極に書込まれ、所望の 表示がなされる。

そして、カラー表示を行う場合には、エレクトロルミネッセントを利用した表示装置では各表示電極に色成分、例えば赤、緑、青色の光を発するように蛍光体が塗り分けられ、また液晶を利用した表示装置では、各表示電極に対応して透過光の異なるフィルタが設けられる。

ところで、近年、大画面や高符細画像等の要求にともない、表示電極の数、即ち画素の数が増加される傾向にある。従って、画素が増加されるにともない、画素を選択するための定査電極線および信号電極線の数が増えてしまう。

この走査電極線および信号電極線の数の増加は、 この表示装置を駆動する外部装置 (例えば駆動用 集積回路素子が実装された基板)と接続するため の外部接続端子数の増加をもたらす。さらには、 外部接続端子の増加により各端子間のピッチが狭 くなったり、外部接続端子と、外部装置の接続端

に、これを表示数での基本を表示数では、できます。 ののでは、特別の TFT からなる デコーダ 回のできる は、 中のでは、 中

(発明が解決しようとする問題点)

しかしながら、上記の公報に示された液晶表示装置では、デコーダ回路のTFTがオフ状態となっている走査電価線(非選択状態の走査電極線)は、フローティング状態となる。このため、非選択状態の走査電極線はノイズ等により電圧が不安定になり易い。

特開昭64-84297 (3)

走査電極線は各画索部でTFT のゲート電極に接続されているので、特にノイズにより非選択状態の走査電極線の電位が上昇すると、この走査電極線に結合された画索部のTFT がオンあるいは半導通状態となり、画索部に保持された電荷がリークして他の画案部に渡入し、表示状態が劣化するという問題がある。

本発明は、このような問題点を解決しつつ、信 守電極線の外部接続端子数を減らすことができ、 かつ複数の信号電極線と複数の走査電極線とが互 いに交差する部分の所定の表示電極の駆動動作が 安定である表示装置を提供することを目的とする。 「発明の構成〕

(問題点を解決するための手段)

本発明は、複数の走査電極線と複数の信号電極線とが交差するように配置された表示装置において、前記複数の信号電極線が複数組に組分けされ、各組に、前記各信号電極線に対応する信号を助分割的に供給する信号伝達手段が少なくとも設けられていることを特徴とする。

サ「;~「*を介して3 本づつに租分けされて複 数の組に構成されている。そして、走査電極線 X1~Xnと信号電板線 Y1~YDとが互いに交差す る部分にH×H 個の例えばTFT からなるスイッチ ング素子5を介して表示電極6が形成されている。 さらに、デマルチプレクサ 「1~ 「* は、信号接 税端子 I1~ ILに接続されており、またこのデ マルチプレクサ Ti~ Taには、制御線Gx、Gy、 GZが接続されている。制御線 Gx、Gy、GZには制御 婦子 G_1 、 G_2 、 G_3 よりゲート信号が入力され る。なお、デマルチプレクサ 「1~ 「1 部を除い た構成は、周知のTFT を用いたアクティブ・マト リクス型の液晶表示装置と同様の構成であり、ま た図示しないが差板2に対向するように共通電極 が形成された基板が設けられ、両者の間には欲品 が挟持されている。

なお、同図において、走査電極線 X1 ~ Xnの各 走査電極接続端子3、3…が千鳥状に設けられて いるが、片側のみに設けてもよく、あるいは両側 を一列に並べてもよい。 (作 用)

本発明によれば、信号電極線が複数組に組分けされ、各組に、前記各信号電極線に対応する信号を時分割的に供給する信号伝達手段を少なくとも設けたので、信号電極線の外部接続端子数を減らすことができる。

(実施例)

以下、本発明に係る表示装置の実施例を図面を参照しながら詳細に説明する。

第1図は、アクティブ・マトリクス型の液晶表示装置に適用した例を示す図で、同図に示すように液晶表示装置1の基板2上の積方向には、定査信号が入力される定査電極線 X₁ 、 X₂ … Xnが設けられており、各定査電極線 X₁ ~ Xnの両端には、走査電極接続端子3、3…が千鳥状に設けられている。

また、液晶表示装置1の基板2上の縦方向には、 表示信号が入力される信号電極線 Y_1 、 Y_2 … Y_0 が設けられており、この信号電極線 Y_1 ~ Y_0 は、 種原トランジスタ(TFT)からなるデマルチプレク

また、信号電極線 Y1 、 Y2 … Y8の各組は、 3 本づつとされているが、これに限らず 2本以上で あればよく、表示装置の構成上針ましくは、各組 の信号電極線本数の整数倍が信号電極線本数とな るように、各組の信号電極線の本数を決める。

第2図(a)は第1図のデマルチアレクサ I₁、 I₂を拡大して示す図で、また第2図(b)はデ マルチプレクサ I₁、 I₂の等価回路図である。

まず、第2図(b)を参照すれば、このデマルチプレクサ 「¹、 「²、は、それぞれ 3つの TFT からなるスイッチング素子 H¹、 H²、 H³を有し、各ドレイン電板が共遊投むれて外部接続増子 l¹、 l²に接続されている。各ソース電極はそれぞれ所定の信号電極は Y¹、 Y²、 Y³、 Y nのゲート電極は各元ッチング素子 H¹、 H²、 H²のゲート電極は各元マルチプレクサ 「¹~ 「² 間で共通の制作な Gx、 Gy、 Gzに接続されている。このように構成され、制御後 Gx、 Gy、 Gzに接続されたゲート電極

特開昭64-84297(4)

G上に、絶縁膜(図示せず)を介してアモルファスシリコン膜(図示せず)が形成され、さらにこの上にそれぞれドレイン電極 D およびソース電便 S が形成されている。なお、これらTFT の構成は 画素都のTFT と同様の構成にするとよい。そはして、これらのデマルチプレクサ T1~ T2 は、信号接続 GX、Gy、GZに入力されるゲート信号に基づき各信号電極線 Y 1~ Yaへ選択的に出力する作用をする。

次に、このように構成された液晶表示装置の動作について説明する。

まず、定査電極線 X_1 に選択信号が入力された後、この選択期間内にデマルチプレクサ T_1 \sim

TAに接続されている制御線 Gx、 Gy、 Gzに互いに タイミングのずれたオーバーラップすることのな いゲート信号が順次入力される。

例えば、制御線 Gxにゲート信号が入力されると、各デマルチプレクサ Ti ~ Ta のスイッチング素子 Hi がオンとなり、各組の信号電極線 Yi 、

X2 に選択信号が入力され、さらに上記の制御線 Gx、Gy、GZにゲート信号の入力が繰り返えされる。そして、信号接続端子 Z1 ~ Z4 から表示信号が時分割的に入力されて、定変電極線 X2 上の質素が順次駆動される。

さらに、同様の動作を定査電極線 X₁ ~ Xnに対しても行なうことにより、定査電極線 X₁ ~ Xn上のH × N 個の画素が駆動されて所望の画素の 1フレームが表示される。

このように、デマルチアレクサを介して信号電極 $Y_1 \sim Y_0$ が 3本づつに組分けされて複数の組に構成されることにより、各組のデマルチプレクサに接続される信号接続場子 $I_1 \sim I_2$ の数値のでは $I_1 \sim I_2$ の数値ができるので、この信号接続場子 $I_1 \sim I_2$ に接続される駆動用 IC(図示せず)の外部接続場子(図示せず)の数句減すことができ、さらには信号接続場子 $I_1 \sim I_2$ と駆動用 ICの外部接続場子との配線が容易となる。

また、デマルチアレクサ 『ι ~ 『* は、このデ

 Y_* … Y_0 - Z_k 信号接続場子 Z_1 ~ Z_k 間が導通状態となり、次いで表示接続場子 Z_1 ~ Z_k から表示信号が入力されて、画素 A_1 、 A_2 、 … A_3 - Z_4 が 駆動される。

これらの動作が終了すると、制御線 Gy、 Gzに順次ゲート信号が入力され、各組の信号電極線 Y1、Y4・… Ya-2と Y1、 Y4・… Yaと信号接続婦子 Z1~ Z4 間が順次導通状態となる。これらの導通状態のタイミングに合せて各信号接続婦子 Z1~ Z4 から所定の画案に対応する表示信号が時分割的に入力されて、走査電極線 X1 上の残りの画案が駆動される。

この時、デマルチプレクサ T₁ ~ T₂ のスイッチング条子 H₁ 、 H₂ 、 H₃ が非選択(オフ)状態のものは、表示装置内部の信号電極線はフローティング状態となる。しかしながら、信号電極線は西素部のTFT のドレイン電極に接続されており、ノイズにより信号電極線電位が変動しても従来技術のように表示画像の劣化とはならない。

これらの一連の動作が終了した後、走査電極線

マルチアレクサ T₁ ~ T₈ を補成する IFT のチャンネル長 (L)が 10 µ m程度とされても、チャンネル 紹 (W)を充分広くするスペースが確保されるので、スイッチング速度を充分速くすることが可能である。

そして、例えば倡号電極線 Y_1 の容量を 100PF、信号電圧を 5V、書込み時間を 10μ 8 とした場合、 TFT の駆動電流は 50μ A もあればよく、チャンネル長 (L)を 10μ B とした場合、チャンネル領 (W)は 180 もあれば充分である。

なお、上述の実施例のデマルチプレクサ Ii ~ Ii の形状は、第3図に示すように樹歯型として もよい。

このような特成のデマルチアレクサ Tでは、チャンネル幅を実質的に広くすることができるので、さらに速いスイッチング速度を必要とする場合において好速である。

第4図は、第1図に示した液晶表示装置1の構成を変えた本発明の他の実施例を示す図で、同図に示すように信号電極線 Y1~Ymが1本おきに 3

特開昭64-84297(5)

本づつの組とされた複数組が構成され、関り合う 組の端部には、対向されてデマルチプレクサ T₁ ~ T₄ が設けられている。

このように構成された液晶表示装置 1 では、デマルチプレクサ $T_1 \sim T_A$ に投続される各関り合う信号接続端子 $Z_1 \sim Z_A$ のスペースが広くできるとともに、デマルチプレクサ $T_1 \sim T_A$ を構成する T_1 の設計自由度を増すことができる。

第5図は、第1図に示した液晶表示装置1の構成を変えた本発明のさらに他の実施例を示す図で、定査電板線 $X_1 \sim X_1$ に 2本同時に走査信号が入力されるように、信号電極線 $Y_1 \sim Y_{10}$ とで分割して信号電極線 $Y_1 \sim Y_{10}$ とに分け、走査電極線 $X_1 \sim X_1$ を中央付近を介して短続させた構成としている。

このような構成の液晶表示装置1では、各信号電極線 Y1 ~Yn、 Y1 ′ ~Yn′ に対して上下に設けられたデマルチプレクサ T1 ~ Ta ′ ~ Ta ′ を介して各画素が時分割的に駆動される。なお、以上の各実施例において、各画素への信

身電圧の得込み川にアクティブ素子として、特にTFT を用いる場合には、製造上この書込み用TFTと、時分割駆動用デマルチプレクサのTFT を同時に作ることが可能である。

また、信号接続端子 l₁ ~ l₂ の駆動用ICの出力線の数も同様に減すことができるので、駆動回路を含めた液晶表示装置 l の組立作業が大幅に簡素化される。

さらには、液晶表示装置1の信号電極線 Yi ~ Yi への印加信号を切換える薄膜トランジスタの配設が必要となるが、性能の面では場所的制約が少ないことから配設可能となり、しかも充分なスイッチング速度を得ることが容易であるばかりでなく、薄膜トランジスタの配置スペースも比較的小さくすることができる。

また、アクティブマトリクス形の液晶表示装置 に適用した例を示したが、この例に限らず例えば EL被晶表示装置等にも適用可能である。


(発明の効果)

以上説明したように、本発明の表示装置は、信


号電極線の外部接続場子の数を減すことができる。 4. 図面の簡単な説明


第1 図は本発明に係る液晶表示装置を示す平面 図、第2 図(a)(b)は第1 図のデマルチプレ クサの拡大図及び等価回路図、第3 図は第1 図の デマルチプレクサの構成を変えたデマルチプレク サを示す拡大図、第4 図は第1 図の液晶表示装置 の構成を変えた本発明の他の実施例を示す液晶表 示装置の平面図、第5 図は第1 図の液晶表示装置 の構成を変えた本発明のさらに他の実施例を示す 液晶表示装置の平面図である。

1 …液品表示装置、2 … 蓋板、3 … 走査接続備子、G₁ ~ G₃ … 制御婦子、Gx~GZ…制御線、
 T₁ ~ T₂ 、 T₁ ′ ~ T₄ ′ … デマルチプレクサ、
 X₁ ~ X₁ … 走査電極線、 Y₁ ~ Y₂ 、 Y₁ ′ ~ Y₃′ … 信号電極線、 Z₁ ~ Z₂ … 信号校校場子。




特開昭64-84297 (6)





特開昭64-84297(フ)



Z₁ Z₂ Z₃ Z₁

G_XG_YG_Z G₁

G₂

G₃

T₁

T₂

T₃

T₄

T₇

T₇

T₇

T₈

T

第 5 図